AICODER大前端培训

AICODER-IT培训专家,前端培训基地,前端培训,全栈培训,大学生IT培训基地,线上IT课程免费自学,线下培训项目实战,实习,html5培训实习-AICODE程序员

在线咨询

NVIDIA也看上了RISC-V架构:融入深度神经网络加速器

AICODER官方 发布于: 2019年6月18日 8时19分13秒 阅读605次

RISC-V 架构和指令集凭借其开放特性,正赢得越来越广泛的关注,无论是中国还是 Intel、三星、高通等巨头都大力投入,RISC-V 也被视为 ARM 乃至是 x86 的潜在“备胎”。

  其实,NVIDIA 对于 RISC-V 架构也非常关注,早早就加入了 RISC-V 基金会,并做了不少研究,近日还公开了在深度神经网络(DNN)中应用 RISC-V 指令集的可能。

  NVIDIA 表示,DNN 需要高性能、高精度,对功耗也比较敏感,打造 DNN 加速器并不容易,成本也很高,所以计划使用低功耗、高带宽的芯片互连技术,将多个推理加速芯片组成一个 Mesh 网格网络。

NVIDIA 也看上了 RISC-V 架构:融入深度神经网络加速器
封装架构、芯片架构、PE 结构

  在一款研究性芯片中,NVIDIA 设计了 16 个用于深度学习计算的处理元件(PE),搭配一个采用 RISC-V 指令集的控制器,可提供 4.01TOPS (每秒 4.01 万亿次操作)的算力,支持最多 36 块芯片互连,总算力达到 128TOPS

  使用台积电 16nm 工艺时,单个芯片封装面积 6 平方毫米(2.4×2.5 毫米),内核面积 3.1 平方毫米,36 块芯片互连就是总封装面积 216 平方毫米、总内核面积 111.6 平方毫米,仍然在可控范围内,而且算下来能效可达 1.15TOPS 每平方毫米。

  不过,NVIDIA 这项研究只是一种方向性探索,暂时不会有对应的商用产品,但思路可能会融入到未来的架构和产品设计中。

NVIDIA 也看上了 RISC-V 架构:融入深度神经网络加速器


来自: 快科技


AICODER编辑推荐:



报名就业班送基础班

最近分享